Israel Defense

אלדק: פתרון אמות בקרים מתוכנתים

אלביט מערכות עברה בהצלחה דוח אימות (וריפיקציה) קריטית של סוכנות בטיחות התעופה אירופאית ( EASA ) בעזרת שימוש ב- DO-254/CTS? של Aldec כפלטפורמת הבדיקה הפיזית העיקרית ל-FPGA

מערכת IsraelDefense | 25/06/2014 12:31 הוסף תגובה הדפס כתבה כתוב לעורך שלח לחבר
 

הפרויקט של אלביט הורכב מלוחות FPGA מרובים מסוגים שונים כאשר כל FPGA הורכב מממשקMultiple clock domains וממשקים במהירות גבוהה ל- PCI , ARINC ו- LVDS . אלביט אימתה דרישות רמת סיכה של FPGA באמצעות לוחות DO-254/CTS מותאמים אישית ודרישות רמת הלוח אומתו באמצעות לוחות היעד של החברה.

דרך פריסת לוחות DO-254/CTS של Aldec בזרימת האימות, אלביט הגדילה את כיסוי האימות הפונקציונלי שלה דרך בדיקות והפחיתה ממעגל האימות הכולל. סוכנות בטיחות התעופה האירופאית תמכה בגישתה של אלביט לבדיקת FPGA בסיוע לוחות DO-254/CTS של Aldec .

"סוכנות בטיחות התעופה האירופאית אישרה את תהליך האימות שלנו המבוסס על לוחות DO-254/CTS של Aldec , קיבלה את תוצאות הבדיקות והביקורת עברה ללא כל ממצאים", אמר משה פוריאן, ראש צוות אימות תכנון לוגי בחטיבת התעופה והחלל של אלביט מערכות "זוהי הפעם הראשונה בהיסטוריה של אלביט בה יכולנו להביא יותר מחמישה מכשירי FPGA לביקורת. Aldec סייעו לנו בפתירת מספר אתגרי אימות וסיפקו תגובות מהירות ומקצועיות לכל בקשותינו".

"בדיקות מבוססות דרישות FPGA הן קריטיות להתאמת DO-254 , אולם ברוב המקרים הן לא ברות ביצוע בלוח היעד בשל מחסור בנקודות גישה לפלט ושליטה בקלט FPGA ? מה שיצר אתגרים רציניים לאלביט", אמר לואי דה לונה, מנהל תוכנת DO-254 ב-Aldec. "ה-DO-254/CTS פתר את האתגרים המרכזיים של אלביט וכך הם יכלו לערוך בדיקת חומרה מלאות של דרישות FPGA ברמת סיכה. בניגוד לפיתוח וקטורים לבדיקת תוכנה, אלביט השתמשו בסימולציות מערכי בדיקות (testbench) כוקטורי בדיקה ל- FPGA בבדיקות מהירות, מה שקיצץ את עלויות הפיתוח שלהם".

"אלביט נזקקו ליישם בדיקות חוסן עבור קבלת רמת אישור העיצוב A ל- FPGA . דרך ביצוע סביבת הסימולציה בחומרה באמצעות שימוש בלוחות DO-254/CTS , אלביט יכלו לעלות על באגים, מה שנתן להם נקודות זכות באימות עבור חוסן", אמר זיבי זלווסקי, המנהל הכללי של חטיבת מוצרי החומרה של Aldec . "בנוסף, סיפקנו גם יכולות בדיקה למצבי הפעלה אנורמליים, עם מתח הזנה וואריאציות תדירות שעון (clock frequency variations) שכולם ניתנים לשכתוב. זה אפשר בדיקות ממוכנות של כל דרישות ה- FPGA לאחר כל שינוי בקוד, הכוללות גם פונקציות מתקדמות להשוואת התוצאות".



לכתבות נוספות באתר ISRAEL DEFENSE היכנסו לעמוד הפייסבוק החדש של nrg
-->

תגובות

טוען תגובות... נא להמתין לטעינת התגובות
מעדכן תגובות...

עוד ב''Israel Defense''

פייסבוק